J-K flip flop dan D flip flop
1. Jurnal dan Rangkaian [kembali]
2. Hardware[kembali]
3. Video Praktikum[kembali]
4. Analisa[kembali]
Analisa
hasil yang didapat pada nomor 1, 2, dan 3.
Untuk
J-K flip flop, output yang dihasilkan sudah sesuai dengan teori yang ada. Saat
Set diberi input 1 dan Reset diberi input 0, maka output yang dihasilkan
berkebalikan dengan input (kondisi output = 1). Begitu pula saat Set diberi
input 0 dan Reset diberi input 1, maupun saat Set dan Reset diberi input 1, maka
output yang dihasilkan berkebalikan dengan input. Hal ini disebabkan dalam
komponen J-K flip flop terdapat 2 rangkaian logika NAND. Untuk D flip flop,
dikarenakan Clock dalam kondisi 0 dan input pada S dan R sama, maka output yang
dihasilkan juga sama dengan J-K flip flop.
5. Link Download[kembali]
Video [di sini]
Tidak ada komentar:
Posting Komentar