Laporan Akhir 1 (Percobaan 1)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal & Rangkaian

2. Hardware

3. Video Praktikum

4. Analisa

5. Link Download

Gerbang Logika Dasar

1. Jurnal dan Rangkaian [kembali]

 

2. Hardware[kembali]

3. Video Praktikum[kembali]

4. Analisa[kembali]

• Analisa hasil yang didapat pada saat tidak menggunakan clock jika dibandingkan dengan teori

Hasil yang diperoleh saat melakukan percobaan sudah sesuai dengan teori yang ada, baik untuk gerbang logika OR, AND, NOT, NOR, NAND, X-OR, maupun X-NOR. Untuk lebih jelasnya dapat dilihat tabel kebenaran pada dasar teori dan jurnal percobaan ini.

• Analisa hasil yang didapat pada saat menggunakan clock berdasarkan teori NOT, AND, dan OR

Hasil yang diperoleh saat menggunakan clock pada gerbang logika NOT adalah output yang dihasilkan selalu 0 (LOW). Seharusnya secara teori, hasil outuput yang diperoleh adalah kebalikan dari input clock tersebut. Hal ini dapat terjadi karena penggunaan kabel yang tidak tepat saat melakukan percobaan (bisa saja karena ketidaktelitian praktikan saat melakukan pemasangan alat atau memilih kabel yang kurang layak digunakan). Untuk hasil output dari gerbang logika AND sudah sesuai dengan teori nya. Jika input pertama dan input kedua bernilai sama, maka output nya akan sama dengan nilai inputnya. Untuk hasil output dari gerbang logika OR, hasil yang diperoleh selalu 1 (HIGH). Secara teori, seharusnya, jika input pertama dan input kedua sama, maka hasil output harusnya sama dengan input. Hal ini juga mengalami permasalahan yang sama dengan saat melakukan percobaan untuk gerbang logika NOT.

5. Link Download[kembali]

Video   [di sini]
Rangkaian [di sini]
HTML [di sini]